Евразийский сервер публикаций

Евразийский патент № 045413

   Библиографические данные
(11)045413    (13) B1
(21)202391055

 A ]   B ]   C ]   D ]   E ]   F ]   G ]   H ] 

Текущий раздел: G     


Документ опубликован 2023.11.23
Текущий бюллетень: 2023-11  
Все публикации: 045413  
Реестр евразийского патента: 045413  

(22)2023.05.03
(51) G06F 7/72 (2006.01)
G06F 7/06 (2006.01)
G06F 7/49(2006.01)
(43)A1 2023.11.21 Бюллетень № 11  тит.лист, описание 
(45)B1 2023.11.23 Бюллетень № 11  тит.лист, описание 
(96)2023000078 (RU) 2023.05.03
(71)ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "СЕВЕРО-КАВКАЗСКИЙ ФЕДЕРАЛЬНЫЙ УНИВЕРСИТЕТ" (RU)
(72)Кучуков Виктор Андреевич, Бабенко Михаил Григорьевич, Кучеров Николай Николаевич (RU)
(73)ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "СЕВЕРО-КАВКАЗСКИЙ ФЕДЕРАЛЬНЫЙ УНИВЕРСИТЕТ" (RU)
(74)Алиханов А.А. (RU)
(54)УСТРОЙСТВО ВЫЧИСЛЕНИЯ РАНГА ЧИСЛА В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ
   Формула 
(57) Устройство вычисления ранга числа в системе остаточных классов, содержащее n входов остатка, где n - количество модулей pi системы остаточных классов (СОК), n-1 вычислительную ступень, n блоков вычисления ранга произведения, блок вычисления ранга суммы, при этом i-я вычислительная ступень, где i=1,…,n-1, содержит n-i сумматоров по модулю,
отличающееся тем, что в каждую вычислительную ступень введен блок вычисления кратности, введено n-1 сумматоров, n умножителей, n-й блок вычисления кратности, при этом вход первого остатка соединен со входом блока вычисления кратности первой вычислительной ступени, первый выход блока вычисления кратности первой вычислительной ступени соединен входом первого умножителя, второй выход блока вычисления кратности первой вычислительной ступени соединен входом первого блока вычисления ранга произведения и первыми входами n-1 сумматоров по модулю первой вычислительной ступени, вторые входы которых соединены с входами остатка со второго по n-й соответственно, первые выходы n-1 сумматоров по модулю первой вычислительной ступени соединены с первыми входами n-1 сумматоров соответственно, в i-й вычислительной ступени, i=2,…,n-1, вход блока вычисления кратности i-й вычислительной ступени соединен со вторым выходом первого сумматора по модулю (i-1)-й вычислительной ступени, первый выход блока вычисления кратности i-й вычислительной ступени соединен с i-м входом (i-1)-го сумматора, второй выход блока вычисления кратности i-й вычислительной ступени соединен с входом i-го блока вычисления ранга произведения и первыми входами (n-i) сумматоров по модулю i-й вычислительной ступени, вторые входы которых соединены с выходами соответствующих (n-i) сумматоров по модулю (i-1)-й вычислительной ступени, со второго по (n-i+1)-й, первый выход j-го сумматора по модулю, j=1,…,n-i, i-й вычислительной ступени соединен с i-м входом (i+j-1)-го сумматора, вход n-го блока вычисления кратности соединен с вторым выходом сумматора по модулю (n-1)-й вычислительной ступени, первый выход n-го блока вычисления кратности соединен с n-м входом (n-1)-го сумматора, второй выход n-го блока вычисления кратности соединен с входом n-го блока вычисления ранга произведения, выход i-го сумматора, i=1,…,n-1, соединен с входом (i+1)-го умножителя, выход i-го умножителя, i=1,…,n, соединен с (2i-1)-м входом блока вычисления ранга суммы, выход i-го блока вычисления ранга произведения, i=1,…,n, соединен с (2i)-м входом блока вычисления ранга суммы, на (2n+1)-й выход подается значение "-1", выход блока вычисления ранга суммы является выходом ранга устройства.
Zoom in